本文转载自：Cadence楷登PCB及封装资源中心

导读：移动数据的迅速攀升、蓬勃发展的人工智能及机器学习（AI / ML）应用，以及 5G 通信对带宽前所未有的需求，导致对现有云数据中心的服务器、存储和网络架构形成了巨大压力。这些颇具挑战性的应用需要高 I / O 带宽和低延迟通信的支持。112G SerDes 技术具有卓越的长距性能、优秀的设计裕度、优化的功耗和面积，是下一代云网络、AI / ML 和 5G 无线应用的理想选择。由于更小的 UI 和更低的 SNR，在采用 112G 数据速率的过程中会遇到更大的挑战。解决这一问题需要综合考虑 RX / TX 规范、串扰、抖动、码间干扰（ISI）和噪声等多种因素，IEEE 标准也推出了通道运行裕度（COM）和有效回波损耗（ERL）作为测量标准，用于检查高速串行系统的互操作裕度。

体现到信号完整性工程师的实际工作中，一项重要内容就是要分析和优化无源链路中的阻抗连续性和不同信号之间的串扰。封装基板上的Core层过孔和BGA焊盘区域，是封装上影响最大的阻抗不连续段，同时，这个区域因为有比较长的过孔纵向耦合，也是最容易引入串扰的地方，是我们需要重点优化的。本文我们将聚焦封装Core层过孔的阻抗连续性优化。

一、封装过孔区域的阻抗特性分析

下图是一个典型的封装Core过孔和BGA焊盘区域的差分回波损耗结果。在奈奎斯特频率以下的差模-差模回损都已基本控制到-20dB以下。

我们再看下其对应的TDR结果。可以看到实际阻抗并不是很靠近目标值90欧姆的一条直线，而是存在多个阻抗不连续点。

我们可以结合Layout结构来理解其中的各段阻抗变化。首先看下阻抗最低的D点，这个地方对应的是BGA焊盘区域。一般要控制差分阻抗90欧，差分走线的线宽在25-30um左右，而BGA焊盘的直径会有500-600um，所以这里最容易出现阻抗偏低的情况，需要把相邻的几层平面挖空。

另外一个阻抗较低的B点是Core层过孔的焊盘位置。这个焊盘的直径一般是250-350um，也是比走线线宽高 了一个数量级，所以这里也要对相邻几层的平面做挖空处理。

C点区域是Core过孔的筒身部分。这部分会根据不同的筒身高度（Core层厚度）、相邻层挖空大小/层数、周围回流地孔的距离/数量等体现出容性或者感性。

最开始的阻抗较大的A点是走线在回流平面挖空区域部分。这个地方因为相邻层都挖空掉，按照差分线宽量级的宽度布线，就会出现实际阻抗比目标值高的情况。

二、封装过孔分析案例自动化建模

如上所述，封装Core层过孔和BGA焊盘区域的多个布线参数都会影响这段链路的阻抗连续性，而且链路上不同组件对这些参数的调整方向需求有的还相互冲突，需要综合权衡。这么多参数需要调整，不可能把所有的组合都先在封装工具中设计出来再逐一用仿真工具提取模型进行分析。比较常见的做法是由资深的SI工程师根据经验判断最关键的参数和大致的取值范围，请封装设计工程师做几种不同的场景，然后在这基础上把各层挖空大小做成变量进行扫描，或者根据仿真结果手动迭代调整参数。但是，这种做法存在很多限制：首先是严重依赖资深工程师的经验；其次是受项目交付周期限制，实际能覆盖到的参数组合和调整范围空间都比较有限；最后，如果出线层、叠层、材料、管脚排布、信号速率等发生变化，这些参数调整的结论不能直接复用，重新建模分析又非常消耗时间。

笔者的做法是利用仿真工具强大的参数表达式功能，编写Python脚本，读入PadStack、叠层材料、Pin Map等信息，自动创建封装过孔优化工程，把上述各种参数，包括过孔间距、挖空区域大小、挖空层数、回流过孔方式、回流过孔距离、挖空区域走线线宽等，都在模型中做成可扫描的参数。这样，调整参数时只要在仿真工具中修改数值，整个仿真结构也会跟着改动，不需要返回封装设计工具进行调整，更加方便快捷。而且，不管叠层、材料、管脚排布等如何变化，只要简单修改输入配置文件，十分钟就能完成新的仿真工程建模。

三、设计参数自动化/智能化调整

完成仿真工程建模后，下一步就是要调整设计样式的选择和各设计参数的取值，以优化阻抗连续性和串扰大小。这里会遇到一个问题，就是由于参数数量多，每个参数还有各自的取值范围，即便SI工程师根据经验固定某些参数的数值或者绑定不同参数同步变化进行简化，各参数排列组合后的取值空间很可能依然是巨大的。以5个独立变量，每个变量10个扫描数值来计算，排列组合的取值空间就达到10^5=100,000个，这个数量级根本不可能在实际项目交付过程中去遍历。即使是每个变量只有5个扫描数值，排列组合的取值空间也达到5^5=3125个，很难遍历完成。因此，一般的做法还是需要SI工程师手动进行”调整参数”->”仿真”->”分析结果”->”调整参数”->”仿真“的迭代，受到项目交付周期和有效仿真/分析时间的限制，实际能完成的迭代次数非常有限，通常都不见得能找到最优解。

随着仿真工具的发展，现在调参这个难题可以交给AI引擎来自动实现。这里我们利用Cadence最新推出的Optimality Intelligent System Explorer智能优化引擎来完成封装过孔优化。在Cadence Clarity 3D Solver仿真工具中打开通过脚本创建出来的仿真工程，通过菜单栏命令打开Optimality Explorer优化引擎，接下来只需要设置好需要调整哪些参数、每个参数的取值范围，然后定义好我们要优化的目标、设置并行跑的任务数量和仿真服务器资源，剩下的就是等Optimality Explorer根据机器学习算法自动完成” 调整参数”->” 仿真”->” 分析结果”->” 调整参数”->” 仿真 “的迭代，最终得到我们想要的优化结果了。

值得一提的是，Optimality Explorer除了官方给出的一些常用的插损、回损、串扰、TDR等优化目标，还支持Python接口，可以用Python自定义任意的目标函数，比如本例我们用了自定义的TDR指标作为优化目标，综合考虑了TDR结果中的阻抗偏差最大值、阻抗偏差峰峰值、偏差阻抗长度等指标。

Optimality Explorer的收敛曲线如下。经过几十次迭代后，得到的仿真结果TDR指标就已经优于工程师手动迭代的结果。因为是工具自动调参，不需要工程师干预，我们可以按原定设置最大迭代次数继续进行优化，进一步得到更优化的结果。

本文转载自：凡亿PCB

大家在进行PCB设计时过孔肯定是要接触的，那么大家知道过孔对于我们PCB的信号质量影响有多大吗？在搞清楚上面这个这个问题之前我们先给大家介绍一下我们在PCB设计时过孔应该如何选取。

一般过孔种类有以下三种可以进行选择：（单位是mil）

8/16±2mil 10/20±2mil 12/24±2mil

通常我们在板子比较密的情况下会用8/16±2mil（8/14, 8/16, 8/18都可以）大小的过孔，板子比较空旷的时候可以选取12/24±2mil（12/22, 12/24, 12/26都可以）大小的过孔，那板子器件密度在两者之间则可以采用10/20±2mil（10/18, 10/20, 10/22都可以）大小的过孔。

站在经济效益上来讲我们过孔越大成本越低，所以我们要控制板子的成本的话，在满足我们设计的同时尽量把过孔设置大一点。

当然在HDI板子当中我们通常是需要用到盲埋孔，通常我们的盲孔可以设置的大小范围是4/10±2这样子，通常打在焊盘上面就可以了，但是需要注意的是不要打在焊盘的正中心，通常打在焊盘的边缘就可以了，这样在工艺处理方面会好一点。

那么我们的过孔是不是越大越好或者说越小越好呢，很显然并不是这样子的。

在工艺的角度下我们的过孔内径是不能小于板厚的1/7，为什么呢？

因为在我们的过孔小于1/7的情况下，受工艺技术的影响，无法做到过孔孔壁均匀镀铜，在不能均匀镀铜的情况下我们板子的电气性能就会受到影响。所以在我们在板子厚度较大时也要加大我们的过孔，通常板厚和最小过孔的关系如下表所示：

我们上面的出来的结论是通常过孔要大一点会更好，那么我们这个时候需要向大家介绍两个公式，一个是过孔寄生电容的计算公式：C=1.41εTD2/（D1-D2）另一个是寄生电感的计算公式：L=5.08h[ln（4h/d）+1]。

我们首先看一下过孔寄生电容计算公式：

ε：板子的介电常数，通常不同的板材他们的介电常数也不一样，T：指的是板子的厚度。

假设过孔是在GND层的情况下，D1值是过孔边缘与铜皮的避让距离（反焊盘），D2：指的是过孔的外径。

由上面的公式我们可以得出一下结论：

1、在板材和板厚不变的情况下D1越大则寄生电容越小，C与D1成反比关系。

2、在板材和厚度不变的情况下D2越大则寄生电容越大，C与D2成正比关系。

3、在板厚和D2,D1不变的情况下，板材的介电常数越大则寄生电容越大，C与ε成正比关系。

4、在介电常数以及D2,D1不变的情况下，板厚T越大则寄生电容越大。

然后我们再分析一下寄生电感计算公式：

h：指的是过孔的长度（板子的厚度）d：指得是过孔的内径

由此我们可以得出以下结论：

1）板子厚度越薄寄生电感越小，L与h成正比关系。

2）过孔的内径越大寄生电感越小，L与d成反比关系。

在普通PCB 设计中，过孔的寄生电容和寄生电感对PCB设计的影响较小，进行常规选择即可。但在高速PCB中的过孔设计，通过上面对过孔寄生特性的分析，我们可以看到，在高速PCB设计中，看似简单的过孔往往也会给电路的设计带来很大的负面效应。为了减小过孔的寄生效应带来的不利影响，在设计中可以尽量做到：

1）选择合理的过孔尺寸。对于多层一般密度的PCB 设计来说，选用10/20/36（钻孔/焊盘/POWER 隔离区）的过孔较好；对于电源或地线的过孔则可以考虑使用较大尺寸，以减小阻抗；

2）POWER隔离区越大越好；

3）PCB信号走线尽量不换层，也就是说尽量减少过孔；

4）使用较薄的PCB有利于减小过孔的两种寄生参数；

当然，在设计时还需具体问题具体分析。从成本和信号质量两方面综合考虑，在高速PCB 设计时，设计者总是希望过孔越小越好，这样板上可以留有更多的布线空间，此外，过孔越小，其自身的寄生电容也越小，更适合用于高速电路。

在高密度PCB设计中，采用非穿导孔（盲埋孔）以及过孔尺寸的减小同时带来了成本的增加，而且过孔的尺寸不可能无限制地减小，它受到PCB 厂家钻孔和电镀等工艺技术的限制，在高速PCB 的过孔设计中应给以均衡考虑。

那么我们了解完了上面这些信息之后我们就知道为什么在高速PCB设计当中我们一根导线不能打过多的过孔了，过孔本身会带来寄生电容和寄生电感，过孔打的越多所带来的寄生电容和寄生电感的值也越大，所以这就是为什么很多数据手册上面会写我们布线时过孔的数量不能超过多少个（附图三），一般我们的高速信号线采取不能超过三个过孔的原则，能不打孔就不打孔。

多层PCB线路板公司经常会遇到“孔到线过近，超出了制程能力”的问题，我们在设计PCB板的时候，所考虑最多的就是布线如何才能把各个层同网络信号线最合理的连接上。高速PCB板线路越密集过孔（VIA）放置的密度就越大，过孔能起到各层间电气连接的作用。

那么，近孔对生产会造成什么样困难？我们又需要注意哪些近孔问题？下面为你一一讲述。

1.钻孔操作时如若两个孔离的太近则会影响到PCB钻孔工序时效。由于在钻完第一个孔过后，在钻第二个孔时一边方向的材质会过薄，造成钻咀受力不均及钻咀散热不一，导致断钻咀，从而造成PCB孔崩不美观或漏钻孔不导通。

2.PC多层板中过孔会在每层线路上都有孔环，并且每层孔环四周环境各不一，有夹线也有不夹线的。PCB板厂CAM工程师优在化文件的时候，会在出现夹线过近或者孔与孔过近的情况下将孔环削掉一部分，以确保焊环到不同网络铜/线有3mil的安全间距。

3.钻孔的孔位公差是≤0.05mm，当公差走上限时多层板会出现下列情况：

（1）线路密集时过孔到其他元素360°无规律的出现小间隙，要保证3mil的安全间距，焊盘可能出现多方向削。

（2）根据源文件数据计算，孔边缘到线边缘6mil，孔环4mil，环到线只有2mil，保证环到线之间有3mil的安全间距则需要削1mil焊环，削后焊盘只有3mil。当孔位公差偏移量若是上限0.05mm (2mil)时，孔环只剩1mil。

4.PCB生产会出现同一方向性的小量偏移，焊盘被削的方向无规则，最坏的现象还会造成个别孔破焊环。

5.PCB多层板内层压合偏差的影响。以六层板为例，两个芯板+铜箔压合组成六层板。压合过程中，芯板1、芯板2 压合时可能会有 ≤0.05mm的偏差，压合后内层孔也会出现360°无规律的偏差。

由以上问题总结出，PCB打板良率和PCB板生产效率受到钻孔工序的影响。如果孔环过小而孔的周围又没有完整的铜皮保护，虽然PCB可以通过开短路测试且前期产品的使用也不会出现任何问题，但是长期使用可靠度还是不够的。

因此给出多层PCB板、高速PCB板孔到孔、孔到线间距的建议：

（1）多层板内层孔到线到铜：

4层:不用管

6层：≥6mil

8层：≥7mil

10层或10层以上：≥8mil

（2）过孔内径边缘间距：

同网络过孔：≥8mil(0.2mm)

不同网络过孔：≥12mil(0.3mm)

免责声明：本文转载于网络，转载此文目的在于传播相关技术知识，版权归原作者所有，如涉及侵权，请联系小编删除(联系邮箱：service@eetrend.com )。

本文要点:

正如五金店里需要管理并陈列各种类型、公制、材质、长度、宽度和螺距等的钉子、螺丝类安装件，PCB 设计领域中也需要管理过孔这样的设计对象，尤其在高密设计中更是如此。传统的PCB设计可能只使用几种不同的过孔，但如今的高密互连 (HDI) 设计则需要许多不同类型和尺寸的过孔。而每一个过孔都需要被加以管理，从而被正确地使用，确保最大程度提高电路板性能和无误差可制造性。本文将详细阐述在 PCB 设计中管理高密过孔的需求，以及如何实现这一需求。

驱动高密PCB设计的因素

随着市场对小型电子设备的需求不断增长，驱动这些设备的印刷电路板也不得不随之缩小，以便能安装到设备中。与此同时，为了满足性能提升要求，电子设备不得不在电路板上增加更多的器件和电路。PCB 器件的尺寸在不断减小，而引脚数量却在增加，因此不得不使用更小的引脚和更紧密的间距来进行设计，这一切让问题更加复杂。对于 PCB 设计师来说，这相当于袋子越来越小，而里面装的东西越来越多。传统的电路板设计方法很快就达到了极限。

显微镜下的印刷电路板过孔

为了满足在更小的电路板尺寸上增加更多电路的需求，一种新的 PCB 设计方法应运而生——高密互连，简称 HDI。HDI 设计采用了更先进的电路板制造技术，线宽更小，材料更薄，具备盲孔和埋孔或者用激光钻出来的微孔。得益于这些高密特性，更小的电路板上可以布置更多的电路，并为多引脚集成电路提供了可行的连接解决方案。

使用这些高密过孔还带来了其他几个好处：

布线通道：由于盲孔和埋孔以及微孔不穿透板层堆叠，这在设计中创造了额外的布线通道。通过有策略地放置这些不同的过孔，设计师可以为拥有数百个引脚的器件布线。如果只使用标准的通孔，引脚如此之多的器件通常会阻塞所有的内层布线通道。

信号完整性：小型电子设备上的许多信号也有特定的信号完整性要求，而通孔不能满足此类设计要求。这些过孔会形成天线，引入EMI问题，或者影响关键网络的信号返回路径。使用盲孔和埋孔或者微孔，则可以消除潜在的因为使用通孔而造成的信号完整性问题。

为了更好地理解上文所说的这些过孔，我们接下来看一下在高密设计中可以使用的不同类型的过孔及其应用。

PCB 设计工具中的过孔列表显示了不同过孔的类型和配置

高密互连过孔的类型和结构

过孔是电路板上连通两层或两层以上堆叠的孔洞。通常来说，过孔将走线承载的信号从电路板的一层传输到另一层相应的走线上。为了在走线层之间传导信号，过孔在制造过程中被镀上金属。根据具体用途，过孔的尺寸和焊盘各不相同。较小的过孔用于信号布线，而较大的过孔则用于电源和接地布线，或帮助过热的器件散热。

电路板上不同类型的过孔

通孔

通孔是双面印刷电路板自首次问世以来一直在使用的标准过孔。孔洞是以机械方式钻出，穿透整个电路板，并采用电镀工艺。然而，机械钻头能钻出的最小孔径有一定局限性，取决于钻径与板厚的纵横比。一般来说，通孔的孔径不小于 0.15 毫米。

盲孔

这种过孔像通孔一样，也是以机械方式钻出，但采用了更多的制造步骤，只从表面钻穿部分板层。盲孔也同样面临着钻头尺寸限制问题；但取决于位于电路板的哪一面，我们可以在盲孔的上方或下方进行布线。

埋孔

埋孔与盲孔一样，也是以机械方式钻出，但起止于电路板的内层而不是表层。由于需要埋入板层堆叠，这种过孔也需要额外的制造步骤。

微孔

这种过孔是用激光烧蚀，孔径小于机械钻头的 0.15 毫米限制。由于微孔只跨越电路板的相邻两层，其纵横比使可供电镀的孔洞要小得多。微孔也可以放置在电路板的表层或内部。微孔通常是填充和电镀的，基本上是隐藏式的，因此可以放置在球栅阵列 (BGA) 等元件的表面贴装元件焊球中。由于孔径小，微孔所需要的焊盘也比普通过孔小得多，大约为 0.300 毫米。

用于高密设计的典型微孔

根据设计需求，可以对以上不同类型的过孔进行配置，使它们配合工作。例如，微孔可以与其他微孔叠放在一起，也可以与埋孔叠放在一起。这些过孔也可以交错排列。如前所述，微孔可以放置在表面贴装元件引脚的焊盘内。由于没有了从表面贴装焊盘到扇出过孔的传统走线，布线拥塞的问题得到进一步缓解。

以上不同类型的过孔可以用于 HDI 设计。接下来，我们看看 PCB 设计人员如何才能有效地管理过孔的使用。

PCB设计CAD工具中的高密过孔管理

虽然只有少数几种类型的过孔可用于 PCB 设计，但有许多方法可以创造出不同的过孔大小和形状。用于电源和接地连接的通孔，通常比用于常规布线的通孔更大，放置在拥有几百个引脚的大型 BGA 元件底部的过孔除外。对于这些，除了BGA 焊盘以外，可能还需要表面贴装焊盘中的微孔。虽然较大的元件将受益于微孔的使用，但微孔并不适合引脚较少的常规表面贴装元件；对于这种布线则建议使用标准的通孔。这些通孔比电源和接地过孔更小，而用于散热的通孔更大。此外，还可以使用各种不同尺寸的盲孔和埋孔。

显然，在 HDI 设计中，由于需要许多不同的过孔来满足所有的设计需求，因此容易使人不知所措。虽然设计师可以跟踪其中的几个过孔，但随着过孔的尺寸规格越来越多，过孔变得越来越难以管理。不仅设计师必须管理所有这些过孔，而且根据电路板的区域，不同的过孔可以用于同一个网络。例如，时钟信号可以通过 SMT 焊盘中的微孔从 BGA 引脚走线出去，但随后会在那条线路的下一段回到埋孔。但对于这个网络，最好不要使用传统式过孔，因为额外的筒状孔壁可能会在线路上产生不必要的天线。

那么，如何更好地管理过孔呢？Cadence® Allegro® PCB Designer为设计师提供了有效的高密过孔管理功能。

利用 Allegro PCB Designer 的规则管理来系统地管理过孔间距

使用先进的规则管理系统

Cadence Allegro PCB Designer 的规则管理器可为每个网络分配一个或多个过孔用于布线。这将减轻设计师在连接每个网络时手动筛选所有可用过孔的压力。也可以为网络组设置网络类，这些网络类可以分配特定的过孔，大大简化了手动管理。此外，可以为过孔或者电路板的特定层和区域全局分配间距等多个过孔约束；还可以为正在处理的不同过孔类型指定间距约束。

文章来源： Cadence楷登PCB及封装资源中心

本文要点

PCB 设计中可以使用多少不同的过孔？

在设计中使用大量过孔将导致的组织问题。

如何使用Allegro的规则管理系统管理过孔使用。

罗列任务清单的方式有时对工作非常有帮助，同样地，PCB CAD 系统的创建者也认识到了这一方法的有效性，从而创造了实用的工具来整理电路板设计中的不同数据对象。

曾几何时，PCB 版图只需要极少的形状和尺寸来放置走线、焊盘和过孔设计对象。不仅是当时的设计不需要很多尺寸和形状，而且早期用于制造电路板的底片绘图仪也没有能力创建更多尺寸和形状。不过，随着 PCB 设计变得越来越复杂，激光绘图仪取代了传统的矢量绘图仪，如今设计对象的尺寸和形状的数量以及多样性出现了成倍增长。

相应的，对于当今复杂的 PCB 版图，设计师可以使用规则来管理过孔，从而规整在设计中使用的对象数量。就像使用任务清单一样，这些规则系统可以让过孔保持整齐有序，并将其分配到各自所属的网络中。本文将了解规则系统可以解决哪些问题，以及如何有效使用这些工具来规整PCB设计。

对于 PCB 设计来说，最多可以使用多少种不同的过孔类型和尺寸？

高速印刷电路板设计中的过孔

正如前文所述，以前，PCB 设计中可使用的过孔数量是有限制的。设计师不仅要根据底片绘图仪上的可用孔径来确定其走线宽度、焊盘形状和过孔尺寸，而且设计工具也往往不支持许多不同的尺寸和形状。

然而，随着目前用于 PCB 制造的 CAD 工具和成像工艺不断发展，这些限制已经不再适用。根据特定 PCB 设计的需要，设计师可以使用许多种不同的过孔类型和形状，没有上限。这些过孔类型和形状包括：

过孔类型

1. 通孔是最常见的，也是最容易制作的。不过，它们确实有最小尺寸限制，在高密度设计中也会占用很多空间。

2. 盲孔和埋孔要么从外层开始，只部分穿过板层堆叠（盲孔）；要么只在内层之间穿过（埋孔）。与标准过孔相比，制作这些过孔需要更多的工艺步骤。但由于信号完整性的原因，加之可以在其上方和/或下方开辟额外的布线通道，这些过孔的长度较短，在设计中更为理想。

3. 微型过孔也被称为激光钻孔，只跨越两层；是密集的小间距高引脚数元器件的理想布线方式。

过孔尺寸

过孔的尺寸差距很大，具体取决于所需孔的大小。标准钻头通常不能钻出小于 0.15mm 的孔，比这更小的孔是必须用激光才能钻出的微孔。

过孔钻头的尺寸取决于钻头与电路板厚度的长宽比，较厚的电路板需要较大的过孔以防止钻头断裂。通常，PCB 上允许的最小过孔尺寸将用于信号布线，而较大的过孔尺寸将用于高电流网，如电源和接地连接。

过孔用途

过孔有许多不同的用途，根据具体的用途，过孔的类型和尺寸也随之变化。例如，小通孔通常用于电路板上的布线，而大尺寸的通孔则可能用于电源和地线的连接，或者将接地平面拼接成网格状的图案。

尺寸更大的过孔可用于在运行温度过高的元器件下方进行散热，从而帮助电路板散热。也可以将通孔或盲孔标记为 PCB 测试点，有些设计甚至可以将标记为测试点的过孔形状从圆形改为方形。

综上，PCB 设计中可能会使用很多不同尺寸和形状的过孔。那么问题是，在设计中管理这么多过孔可能会造成一片混乱。

PCB 版图中过孔的组织问题

使用 PCB 设计工具的过孔列表功能，将多个过孔分配给一个网络

上图显示的是 CAD 系统中一个网络中可使用的过孔列表，而其余的网络可能在使用完全不同的过孔。此外，在 PCB 设计中，还有许多其他智能设计对象必须与过孔一起管理，这进一步增加了设计的复杂程度。而走线宽度、布线拓扑结构和间距要求只是其中的几项，设计师必须根据对版图最有利的方式仔细设置使用规则。

除此之外，为了使电路板达到预期性能，通常必须要符合一些与特定网络相关的要求，这进一步增加了设计的复杂性。例如，一些高速网络可能被限制在某些层，意味着这些网络需要一个特定的盲孔或埋孔，来确保它们位于所需的层。

虽然设计师也能在脑海中跟踪这些限制，并为网络使用合适的过孔，但当设计中有数百条这样的规则需要管理时，仅凭大脑记忆是远远不够的。诸如此类的情况是导致设计失误的主要原因，这些错误会造成电路板在运行过程中性能不良或彻底报废。因此，设计师需要设计工具中具有实用程序，来管理电路板上的大量过孔及其网络分配。

使用规则管理PCB过孔设计

使用规则管理系统将过孔分配给 PCB 版图中的各个网络

在 PCB 版图中管理过孔和其他智能设计数据的最佳应用之一是设计规则管理系统。上图是 Cadence PCB 设计工具中的规则管理器。该系统具有高级的电子表格式用户界面，可以方便地输入并编辑电子表格单元中的数据。通过电子表格中的各种菜单，无需打字输入，就可以从列表中快速挑选特定的项目，如过孔或网络名称。

利用这种规则管理系统可以轻松创建项目的规则，如单个网路的走线宽度和间隙。还可以用网络分类功能将不同的网络组合成群组，然后为这些类别分配规则。除了布线，规则管理系统还可以设置电气、器件和可制造性设计 (DFM) 规则，以检测有可能影响电路板可制造性的问题。

这种电子表格式的规则系统有助于整理和设计版图，以便确保将电路板送去制造和组装之前，版图中不存在任何问题。下面仔细了解一下如何在此类规则管理系统中使用过孔。

设计工具示例：过孔规则管理系统

在 Allegro Constraint Manager 中为 PCB 设计设置过孔

以Cadence Allegro® PCB Editor 工具为例，使用 Constraint Manager 的操作非常简单直接，甚至可以在版图或原理图中执行。如上图所示，不同的过孔已经被添加到规则管理器中显示的网络上。

我们可以选择单个网络来添加过孔，也可以在管理器中一次选择多个网络来为所有网络添加相同的过孔。这些过孔可以从设计中可用的过孔列表中获取，而过孔列表既可以由设计师创建，也可以从库中导入。在网络规则中设置好过孔后，设计师就可以进行布线，并且能确认已为电路板的每个网络使用正确的过孔。

文章来源：Cadence楷登PCB及封装资源中心