电子创新元件网 - UnitedSiC - 德赢平台,德赢ac米兰官方区域合作伙伴

使用SiC MOSFET时如何尽量降低电磁干扰和开关损耗

judy — Mon, 28 Feb 2022 02:32:46 +0000

对于一直在设法提高效率和功率密度并同时维持系统简单性的功率设计师而言，碳化硅（SiC）MOSFET的高开关速度、高额定电压和小RDS(on)使得它们具有十分高的吸引力。然而，由于高开关速度会导致高漏源电压（VDS）峰值和长振铃期，它们会产生电磁干扰，尤其是在电流大时。本文提供了一个较好的解决方案来优化电磁干扰和效率之间的平衡。这种方法已经采用1200V 40mOhm器件进行了双脉冲测试验证。

了解VDS峰值和振铃
寄生电感是SiC MOSFET的VDS峰值和振铃的主要成因。从关闭波形（图1）中看，栅源电压（VGS）从18V至0V。关闭时的漏极电流（ID）为50A，VDS为800V。SiC MOSFET的高开关速度会导致高VDS峰值和长振铃期。该峰值降低了器件的设计余量以应对照明条件或负载突变，而长振铃期则带来的电磁干扰。在大电流下，这种情况更加明显。

图1.使用SiC MOSFET时在关闭情况下的VDS峰值和振铃（1200V，40mOhm）

常见电磁干扰抑制技术
传统的电磁干扰抑制方法是使用大栅极电阻（RG）降低电流流经器件的速度（dI/dt）。但是大RG会显著增加开关损耗，要在效率和电磁干扰之间进行权衡取舍。

另一种抑制电磁干扰的方法是降低功率回路杂散电感。要实现这一目的，需要更改电路板的布局，还需要使用体积较小、电感较低的封装。然而，尽量降低功率回路的效果是有限的，而且还需要遵守最小空隙和间隔方面的安全规定。使用较小的封装也会影响热性能。

可以使用过滤器来帮助达到电磁干扰要求，简化系统权衡。频率抖动等控制技术也能降低供电导致的电磁干扰噪音。

使用RC缓冲电路
采用简单的RC缓冲电路是一种更为有效和高效的方法。它能控制VDS峰值并缩短振铃期，同时实现更高的效率和可以忽略的关闭延迟。由于更快的dv/dt和额外的电容器，缓冲电路会有更高的位移电流，而这会降低关闭过渡期间的ID和VDS交叠。

双脉冲测试（DPT）证实了RC缓冲电路的效果。它采用有电感负载的半桥配置。桥的高侧和低侧采用相同的器件，在低侧测量VGS、VDS和ID（图2）。电流变换器（CT）测量器件和缓冲电路电流。因此，测量的总开关损耗包含器件损耗和缓冲电路损耗。

图2.半桥配置（顶部和底部器件相同）

RC缓冲电路由一个简单的200pF电容器和10Ω电阻串联而成，跨SiC MOSFET的漏极和源极连接。

图3. RC缓冲电路（左）能比大RG（右）更有效地控制电磁干扰

图3比较了图1中的同一个器件的关闭情况。左侧波形采用含小RG(off)的缓冲电路，而右侧波形采用大RG(off)且无缓冲电路。两种方法都限制了关闭峰值漏源电压VDS。然而，由于将振铃期降低至仅33ns，缓冲电路更加高效，延迟时间也更短。

图4.比较表明使用RC缓冲电路对打开时的影响非常小

图4比较了在采用5Ω的RG(on)时，有RC缓冲电路（左）和没有缓冲电路时的波形。采用RC缓冲电路时的打开波形有一个峰值略高的反向恢复电流（Irr），但是没有其他显著区别。

RC缓冲电路能比大RG(off)更有效地控制VDS的峰值和振铃期，但是它会影响效率吗？

图5.缓冲电路和大RG(off)的开关损耗（Eoff、Eon）的比较

在48A电流下，大RG(off)的关闭损耗是含小RG(off)的缓冲电路的两倍以上，几乎与不采用缓冲电路时相当。因此，可以得出结论，缓冲电路更加高效，它允许更快地开关，并能更有效地控制VDS峰值和振铃。从打开损耗中可以看出，缓冲电路的Eon仅有微小的提高。

图6.缓冲电路与大RG(off)的总开关损耗（Etotal）的比较

为了更好地了解整体效率，我们将Eoff与Eon加在一起得到Etotal（图6）。在全速开关的情况下，电流超过18A时，缓冲电路更高效。对于在40A/40kHz下开关的40mΩ器件而言，采用大RG(off)与采用含小RG(off)的缓冲电路时的损耗之差为11W。总之，与使用大RG(off)相比，缓冲电路能更为简单、有效和高效地尽量降低电磁干扰和开关损耗。

文章来源： UnitedSiC

在半导体开关中使用共源共栅拓扑消除米勒效应

judy — Tue, 22 Feb 2022 06:58:46 +0000

物理法则无法击败。电阻必然消耗电能，并产生热量和压降。电容器要消耗时间存储电荷，再花时间释放电荷。电感器要花时间制造电磁场并让其坍塌。我们对此无能为力，因此，自热离子管诞生之日起，电子产品设计师就学会了通过开发巧妙的电路拓扑来解决这些因素。事实表明，物理就是物理，过去对管适用的规则也同样适用于今天的高性能半导体。

米勒电容如何限制高频放大

以米勒效应为例。在20世纪20年代，美国电子工程师约翰·弥尔顿·米勒发现简单的真空三极管当作为放大器使用时，由于网格和阳极之间存在内部电容，会出现一个问题。这个电容通过在电容的阻抗随着不断升高的运行频率而降低时施加越来越高的负反馈，降低放大器的带宽。

米勒认识到，如图1所示将两个三极管串联（如级联型三极管或共源共栅拓扑）可能会降低从输入到输出的总电容。鉴于上管排电压固定，上三极管的阴极电压通过下三极管控制。当开发出带有内部帘栅的四极管后，这种内部电容及其相关效应会降低，从而可以构建可以在数百兆赫下运行的单管放大器。

图1：原始的联级三极管或共源共栅电路

米勒效应的回归

随着设计师开始用固态半导体代替热离子管，米勒效应也回归了，而这又一次开始限制高频运行。

为什么会这样？在基于MOSFET的开关电路中，米勒效应限制了开关速度，因为驱动电路必须以一种低损耗的可靠方式为输入电容充电和放电。这种米勒电容（即CGD）的效应会因栅极电压而异。

例如，考虑增强模式的MOSFET开关，它在栅极电压为0V时关闭。总的栅极输入电容表现为一个网络（请参见图2），包括CGS、CGD、CDS、负载ZL和散装电容CBULK。CGD两端还有正电压。当MOSFET打开时，漏电压降至接近零，总电容变成与CGS并联的CGD，且与关态相比跨CGD有负电压。在从开到关再从关到开的开关过程中，输入电容必须在这些条件之间交换。

图2：关闭和打开时的MOSFET输入电容相同

MOSFET栅极开关波形正向部分的平台期（参见图3）代表两个输入电容状态间的转换，因为驱动器突然必须努力工作，从而使开关转换变慢。为了加剧效应，如漏极压降，它会尝试“推动”栅极负压经过CGD，与正的开态电压命令相抗。当驱动MOSFET关闭时，此过程会反过来。CGD会尝试“拉动”栅极正压，这就是为什么鼓励处理MOSFET和IGBT的设计师使用负的关态栅极电压抵消这种效应。这会转而提高驱动栅极所需的功率。

图3：栅极驱动电压的米勒电容“平台”

控制栅漏电容

器件的栅漏电容CGD会受到半导体器件的体系结构的影响，因此会因横向或纵向构建而异。可以尽量降低CGD以获得低压MOSFET，但是在高压下它可以变成一个问题，尤其是当设计师想要使用碳化硅（SiC）或氮化镓（GaN）等材料构建宽带隙器件时。有些物理规律是无法规避的：这些技术的开关速度仍受其米勒电容的限制，对抗米勒效应的最佳方式是使用共源共栅电路拓扑。

现代化的共源共栅

基本的SiC开关使用结FET（JFET）结构。如果JFET是作为垂直器件构建的，其CGD可能达到有利的低点，而其漏源电容CDS还可以更低。但是，JFET是常开型器件，其栅极为0V，需要负的栅极电压才能关闭。这是桥电路中的问题，在该电路中，所有器件默认为开态，适用瞬时功率。使用常关型器件构建此类电路会更好，该器件可以通过布置共源共栅拓扑结构的Si MOSFET和SiC JFET（图4）来实现。

图4：硅/碳化硅共源共栅

当MOSFET栅极和源极电压为0V时，漏极电压升高。JFET栅极也为0V，因此当源极电压从MOSFET漏极电压升高到10 V时，JFET会见证栅极和源极之间出现-10 V电压，因此开关关闭。当MOSFET栅极电压为正时，它会打开，因此让JFET的栅极和源极短接，从而打开JFET。这个电路拓扑会创建所需的常关型器件，MOSFET栅极电压为0V。该拓扑还意味着串联的输入输出电容包括CDS，以实现JFET，它的值接近于零，从而降低了米勒效应，以及它对高频增益的影响。

其他优势

在开关时，Si MOSFET漏极电压是JFET漏极电压经过几乎为零的JFET漏源电容CDS和MOSFET的非零CDS“倾泻而下”，因此MOSFET漏极保持低压。这意味着，MOSFET可以是低压类型，且漏极和源极之间维持非常低的导通电阻，且栅极驱动更加容易。还有一个优势，那就是低压MOSFET的体二极管的前向压降非常低，且恢复速度快。JFET没有体二极管，因此当需要第三象限反向开关导电时，如在换流桥电路或同步整流中，MOSFET体二极管会导电。这会将JFET栅源限制到约+0.6 V，从而确保它在最大程度上打开，这可实现反向电流和低压降。

米勒效应的终结

SiC共源共栅拓扑解决了米勒电容问题，且同时实现了简单的栅极驱动、常关运行和高性能体二极管。这与SiC MOSFET不同，在SiC MOSFET中，体二极管特征差，甚至与GaN HEMT也不同，后者有高CDS。物理特征的不变性导致热离子器件中产生限制高频增益的米勒效应，这也适用于半导体器件。不过，这种不变性也意味着基于共源共栅的问题解决方案在现代化的SiC器件中与在老式管中同样适用。似乎改变越多，不变的也越多。

文章来源： UnitedSiC

理想开关自身会带来挑战

judy — Mon, 24 Jan 2022 02:30:27 +0000

随着我们的产品接近边沿速率超快的理想半导体开关，电压过冲和振铃开始成为问题。适用于SiC FET的简单RC缓冲电路可以解决这些问题，并带来更高的效率增益。

若要问功率转换器设计师，他们想要怎样的半导体开关，那回答可能是：“有低导通电阻、高关闭电阻，且两种状态间的转换尽可能快。”当然，这一想法的核心，简单来说，就是功率耗损低。SiC FET接近这种理想开关，750V级该器件的导通电阻现在还不到6毫欧，边沿速率以纳秒计，数千瓦的转换器和逆变器的效率值有望达到99.5%以上。

若是稍加考虑，设计师还会加上几个“顺便”要求，如栅极驱动简单、额定电压高、第三象限高效运行、雪崩能量高、短路额定值高、热阻低、系统成本低等若干项。幸运的是，SiC FET也兼具这些优势，其性能表征十分出众。

因此，设计师感到满意，直至他们在最大边沿速率下将SiC FET松散地插在电路试验板上，这时会立即冒出一股烟，可此时“供电电压远不到最大值，负载也轻！”但是配线电感和连接电感又是多少呢？在惊人的3000A/µs电流边沿速率下，电感仅100nH，根据人们熟知的等式V = -L.di/dt，产生的电压峰值为300V，从而增加开关应力，引起持续数微秒的高频振铃，从而摧毁了局部无线电接收，只一小会儿，SiC FET就毁坏了。

现在，我们认识到，除非我们向着零连接电感努力，或者苛刻地规定开关额定电压并实现极大的电磁干扰滤波，否则就需要控制边沿速率并抑制振铃。一直以来，限制电压峰值的传统方法是添加串联栅极电阻RG(OFF)，但是这会带来问题，造成波形延迟，进而限制占空比和高频运行，而高频运行是宽带隙开关值得称道的优势之一。栅极电阻还会显著增加开关损耗，而对振铃毫无效果。

一个更好的解决方案是使用简单的RC缓冲电路。面对IGBT通常需要的大型热电阻电容网络，您可能会犹豫，但是对于SiC FET，情况则有所不同。它主要用于抑制连接电感和器件电容之间的谐振，在采用SiC FET时，谐振极低。这意味着通常只需要大约200pF（2倍或3倍Coss(er)）电容与数欧的串联电阻就可以进行抑制。缓冲电路电阻会损耗一定功率，但是该电路网的作用是在软硬开关应用中减少关闭电压和电流之间的交叠，以便在此转换中切实减少损耗。

缓冲电路会在打开时产生一定损耗，因此，要了解整体情况，应该考虑总损耗E(ON) + E(OFF)。下图显示的是40毫欧下的E(TOTAL)。蓝线表示的是无缓冲电路，RG(ON)和RG(OFF)均为5欧的情况。黄线表示的是RG(ON)为5欧，RG(OFF)为零欧，并使用200pF/10欧缓冲电路的情况。在40A时使用缓冲电路明显只有好处，当在40kHz下运行时损耗会减少约10.9W。在负载轻的时候，情况反过来了，但是在这些级别下，损耗不大。

缓冲电路是一个很好的解决方案，但它会不会成为一项不可忽视的开支？如果在典型的应用中评估缓冲电路电阻耗费的能量，则每个循环可能约为120µJ，相当于在40kHz下耗费超过5W的能量。然而，测试表明，这些能量中大部分是在打开时通过线性区过渡期间在SiC FET沟道中损耗的，而不是在缓冲电路电阻上损耗的。因而在缓冲电路中使用1W电阻通常就足够了，在这个功率级别，表面安装类型就足以轻松应对了。电容器的体积不会大。

现在，设计师可以满意地表示，他们解决了通向完美开关的又一个难题。这个器件可以轻松便宜地运用，以降低过冲和振铃，而又不影响其他优势。

使用双栅极配置的 SiC FET 进行电路保护

judy — Wed, 05 Jan 2022 03:05:28 +0000

近年来，人们对固态断路器和固态功率控制器的兴趣越来越浓厚。鉴于SiC JFET在高额定电压下具有低开态电阻而且它在需要时进行限流的能力毫不逊色，它们一直被视为此应用的理想器件。我们调查了常关型SiC FET在双栅极结构中的使用情况，以简化大电流直流断路器和交流断路器的开发。

有许多研究对固态断路器的优势进行了探索，它们可以大致分为混合断路器和没有机械部件的完全固态断路器。本文重点介绍固态断路器。表1展现了在与现有机电断路器和继电器比较时，固态断路器的优势和劣势概览。固态断路器的已知重要优势是能够在1纳秒/微秒内中断电流，而机电断路器需要的时间为毫秒级。在中断内阻抗非常低的电力来源时，例如电动车电池，这一优势会变得越来越宝贵。它还可以用于中断直流电路，而无需周全的电弧防止措施。没有移动部件和接触降级的特点使其能在进行现场更换前执行更多周期的故障防护。然而，固态断路器的电阻比机械接触高，从而使其成本与电流比要高得多。对于基本单极器件，由于半导体的额定电压变高，在相同面积的所用材料下，电阻会随着V2或V2.5一起增加。由于断路器电压级的升高，这会直接影响成本。

表1：固态断路器与机电断路器的特征比较

为什么用SiC进行电路保护

固态保护电路的主要功能是在开态下以尽可能小的电阻损耗传导电流，并能够在系统控制器建议中断电流时中断电流。在不到600 V的低压下，硅MOSFET的电阻低，是打造断路器、继电器和电子保险丝的成本经济的选择，而且已经应用于48V电池系统。一旦所需的电压超过600 V，即使超结（SJ）MOSFET等先进的硅技术的电阻也会过高。IGBT虽然能够提供非常低的微分阻抗，但是在其导电特征中有拐点，从而使导电过程中的功率损耗过高，这反过来导致需要去除更多热量。在电压超过3000 V时，则使用IGCT实施断路器。

图1显示的是硅SJ MOSFET、GaN FET、SiC MOSFET和基于SiC-JFET的SiC FET的具体导通电阻。应该很明显的一个事实是，在从600至2000 V的大电压范围内，SiC FET能在单位面积内实现极低的电阻。这允许人们开发出导电损耗极低、极为小巧和经济高效的固态断路器。在散热受限的应用中，它们会非常有用。所有SiC器件也都能够承受很高的瞬时升温（例如在短路事件中），这一特点在处理四倍于硅器件的单位面积能量时十分有用。这是因为宽带隙会导致需要高得多的温度才能通过热量生产足够的载波子，从而降低开关的电压闭锁能力。4H-SiC的导热系数比GaN或基于Si的器件高三倍，允许高效散热，从而允许在更高的电流密度下运行。

图1：比较多种半导体的具体导通电阻与电压

基于SiC的电路保护的主要应用

鉴于固态电路保护的成本普遍较高，它很可能用于速度、可控性、可靠性和重量轻这几个特征比成本溢价要重要的情况。这是典型的新技术，而且由于总是会随着技术（尤其是SiC）的成熟和扩展出现的成本降低，它的应用领域会更广。

鉴于直流电力来源（太阳能、电动车电池、能量存储等）和直流负载的迅速增长，直流断路器领域正在考察需要使用750 V – 1200 V FET的基于SiC的断路器。在电动车、船、飞机应用中，需要非常低的导电损耗，且电弧闪光带来了安全隐患，因此固态断路器是一个好解决方案。固态解决方案的能力是快速中断短路事件，不让电流上升到5 kA或10 kA以上，这一能力十分宝贵。在保护层级中，可以在主断路器和下游断路器之间实现更快的协调。

大功率交流断路器也能从固态解决方案的使用中获益，这主要是因为现在可以使用与机械接触相媲美的1200 V SiC FET来实现导通电阻，且整体解决方案可以大幅简化现场维护。固态开关直接带来的快速电流中断和浪涌电流限制能改进功能，从而带来更多价值。

家居空间中的交流断路器可以利用SiC器件无与伦比的低导电损耗，以便在除了传统负载外的使用太阳能电池板、能量存储和电动车的新兴环境中实现智能解决方案来管理能量。尽量降低生成的热量可实现具有成本效益的断路器面板，而不需要任何风扇来冷却。

除了固态断路器外，这些器件还用于构造固态功率控制器，它可在船和飞机上的多个发电来源与负载之间调节受管理的功率流。像故障电流一样，浪涌电流也能得到有效控控制。

固态断路器在铁路牵引中也能发挥作用，能促进更好地管理接触网与系统功率电子器件之间的更快的故障响应。这可以帮助降低下游功率电子器件的体积、重量和成本。系统可靠性和寿命也能受益。

在一系列新兴应用中，SiC JFET被用作双向限流开关、自供电断路器和超共源共栅高压断路器。

在功能安全方面，对于即使失去栅极功率，晶体管保持开态也有好处的应用，常开型SiC JFET是十分有用的器件。可考虑在高压侧使用常关型器件而在低压侧使用常开型JFET的全桥整流器。此桥仍然存在，作为到输入侧的常关器件，但是由于低压侧JFET可以在两个都打开时让输出短接，它们可以在失去控制力时作为分流器。此种方法可以改进电动机逆变器的设计，在该应用中简单地使用常开器件作为低压侧FET可以简化功能安全性的管理。

在上述所有领域，固态解决方案监视其运行状况的能力以及允许轻松按计划维护而不是在故障后再维修的能力都是显著优势，而事实表明双栅极SiC FET提供了这方面的最佳选项。

JFET、SiC FET和双栅极SiC FET结构

图2比较了SiC MOSFET和SiC JFET的基本结构。图1中表明了SiC JFET具有较低的单位面积导通电阻，这要归功于无低迁移沟道和无需保护栅氧化层免受强磁场影响，强磁场需要附加屏蔽，而这会增加导通电阻。然而，JFET是常开型器件，而为了打造常关型器件，可以将低压硅MOSFET与SiC JFET以共源共栅结构串联，如图2所示，这可使RDS(on)增加5 – 15%。这个串联连接的器件可以配置为基本共源共栅结构，也就是SiC FET，也可以配置为双栅极器件，让低压MOSFET和SiC JFET的栅极都可以从外部接触到。

图2：JFET中的低沟道电阻导致的SiC MOSFET和SiC FET的电阻差异

图3：基于SiC JFET的器件的结构

在图3中，左侧的图显示的是与传统MOSFET一样采用TO-247封装的SiC JFET。中间的图显示的是如何在高压SiC JFET晶粒的源极垫上堆叠低压MOSFET以形成SiC FET共源共栅结构。在封装内，SiC JFET的栅极连接到低压MOSFET的源极，构成了完整的共源共栅连接。该器件可以像常关型MOSFET一样使用。右侧的图显示的是如何在相同的TO-247-4L封装中让MOSFET栅极和JFET栅极外露，便于用户控制。这被称为双栅极FET（DG FET）。在图内示例中，1200 V JFET在VGS = 2 V时的电阻为7 mΩ，在VGS = 0 V时的电阻为8 mΩ。SiC FET中，在开态下，该JFET运行时的VGS接近0 V。器件电阻为9 mΩ，其中1 mΩ是由低压MOSFET带来的。在右侧的双栅极器件中，在开态下，MOSFET打开，而且由于JFET可以在栅极电压为2至2.5 V时运行，其电阻会降至7 mΩ，而复合器件的电阻降至8 mΩ。这一开态行为如图4所示。

图4：VGS = 2 V与VGS = 0 V相比电阻较低，可用于1200 V双栅极FET

图5以温度函数的形式显示了1 mA下JFET的VGS的行为，相当于感知了栅源SiC PN结的膝点电压。在器件打开时，栅极驱动电路可以感知该电压，进而直接决定TJ。这种感知的TJ方法远比感知VDS(on) = (ID ∙ RDS(on))要准确。各个器件的小电流膝点电压差异不大，因为它不受许多会导致RDS(on)变化的过程因素的影响。在将温度感知二极管集成到SiC芯片时，它的速度和准确性也都很出色。最后，在功率模块中使用NTC感知温度和/或感知控制集成电路的TJ无法与这种JFET VGS感知方法能实现的必要响应速度和准确性相比。

图5：使用SiCJFET的开态VGS监视其结温

在已知运行条件下的JFET TJ变化可以与检查正常运行条件下器件老化的基准进行对比。TJ过高可能标志着使用寿命即将终止，让您可以在发生严重故障前更换。因为TJ响应速度达到微秒级，十分准确，所以还可以在瞬时事件中监视芯片升温，从而在开关损坏前关闭，例如在断路器激活时。

在简单的4端子DG FET中，低压FET中的开态压降会影响外部测量的VGS，因此必须进行校正才能得到结温。在引脚数较大的封装中，可以直接使用JFET源极电势来提高提取的TJ的准确性。也可以将DG FET作为两个分立器件，并带一个RDS(on)超低的逻辑电平SMT分立FET，而这可让您直接接触JFET栅极和源极。

图6：固态断路器（功率元件）的电路结构

固态断路器

固态断路器常用的电路实施如图6所示。两个开关以共源极结构连接，提供双向电压闭锁和电流。跨单个FET或一对FET使用RC缓冲电路（Rs，Cs）。瞬时电压抑制器件（MOV，TVS）跨晶体管放置，用来吸收线路和负载电感在切断电流时产生的电感能量。这种电路结构可以用于许多应用。例如，在电动出行应用中，可使用此电路代替直流隔离开关。因为所有电池能量都经过固态开关，所以额定值为500 - 1500 A，1200 V的断路器需要不到1mΩ的电阻。这需要将许多器件并联，而使用RDS(on)超低的器件可简化这一任务。

图7显示的实验装置可用于证实并联双栅极SiC FET和中断大故障电流的能力。三个TO247-4L器件并联，每个都是9 mΩ，1200 V，整体开关电阻为3 mΩ。

图7：固态断路器测试电路示意图，其中的开关由三个双栅极SiCFET并联构成。SiC肖特基二极管D1-D4（UJ3D065200K3S）用作TVS（而不是MOV），以在关闭瞬间保护开关。

左-图8：1200 V双栅极器件中的RDS(on)与温度的关系

右-图9：1200 V双栅极器件中的Vth与温度的关系

图8表明器件导通电阻具有正温度系数，确保在器件打开时可以很好地分担电流。这些器件与标准MOSFET一同运行，如在本测试中的-5至15 V栅极驱动下，但是也可以使用0至12 V的单极栅极驱动。在每个MOSFET和JFET栅极处都设有一个5 Ω电阻以协助开关期间的并联运行。这个5 Ω JFET RG会让开关关闭放缓。由于该电阻比JFET的固有栅极电阻大很多，它可帮助设置共源共栅的关闭速度，让三个并联器件的开关行为匹配。跨每个器件放置一个RC缓冲电路，因为这种结构可以尽量减小缓冲电路和开关之间存在的杂散电感。JFET Vth随温度发生的轻微变化（图9）对确保在开关瞬间实现出色的电流分担也十分重要。

图10表明的是三个并联FET的测量得到的关闭行为。总线电压为400 V，TVS夹钳是使用200 A，650 V SiC肖特基二极管UJ3D065200K3S创建的，该二极管可以吸收用于刺激线路电感的大小为2 µH电感的雪崩能量。在1000 A下，该能量为1 J，因此可以将三个此类二极管并联以提供足够的裕度。栅极脉冲VGS用于让电流在10 µs内渐变至1150 A，然后关闭。由于2 µH电感器中持续存在电流，器件电压上升的速度取决于开关速度（在此情况下，由JFET的RG决定），并且要使用缓冲电路。一旦器件达到由TVS二极管击穿决定的钳位电压，电流就会传输至TVS二极管。如果采用这种布置，三个TO-247器件可以平稳关闭1150 A电流，如图10所示。请注意，SiC FET中的电流会在不到500 ns的时间内中断，然后传输至雪崩的TVS阵列。电流返回至零的5 µs持续时间是由峰值电流决定的，而下降的斜率则由BV(TVS)/L1决定。VDS波形中的短暂电压峰值是开关关闭时相对较快的di/dt以及器件和TVS二极管之间的杂散电感导致的。这可以通过降低关闭速度和/或调整RC缓冲电路来进一步缓和。

图10：在图7所示的测试电路中，三个并联1200 V双栅极器件在1150 A下测量得到的关闭瞬态波形。TVS钳位电压约为900 V。

图11将双栅极器件适宜性研究扩展到了SOT-227封装中的2 mΩ，1200 V模块内，该模块内共有6个此类器件并联。可以使用一个22 Ω电阻降低共源共栅结构的开关速度，且器件配有一个11 Ω，20 nF的缓冲电路。为了方便进行电流较大的测试，线路电感器降低至0.4 µH，并使用五个并联的200 A，650 V二极管作为TVS。图12显示的是测试得到的波形，此时，模块用于中断1950 A的峰值电流。VDS波形中的电压峰值可以通过使用22 Ω电阻调整JFET关闭和使用较大的RC缓冲电路来消除。

图11：固态断路器测试电路示意图，其中的开关是由SOT-227封装中的双栅极模块与六个并联的9 mΩ，1200 V器件构成的。它与封装寄生元件一起形成了2.2 mΩ，1200 V且额定值大于300 A的器件。

商业应用

当然，完整的固态断路器实施会使用两个此类开关并让它们以共源极结构相连。为了应对较大的电流，人们正在开发使用更多并联器件的模块。虽然在这些示例中，在共源共栅形式下使用双栅极器件是由标准硅MOSFET/IGBT栅极驱动器来驱动的，但是更为复杂的实施可以使用低压MOSFET作为启动开关直接驱动SiC JFET的栅极。这可以支持SIC JFET实现极低的导电损耗，还可以支持结温感知能力。堆叠在JFET上的电流感知低压MOSFET可以消除对昂贵的外部电流感知方式的需求。

SiC晶体管可以处理大量雪崩能量，最高可达给定面积的硅的4倍。然而，随着线路电感和电流增加，吸收SiC器件中的所有雪崩应力变得无法实现，从而导致需要使用并联MOV器件。因此，固态断路器解决方案的成本将取决于SiC开关和所用MOV的成本。MOV的钳制特性使其电阻要高得多，因此峰值电压会比在这些演示中使用SiC TVS二极管时要高得多。MOV的大小经过调整可让峰值电压低于SiC器件的额定击穿电压，如果SiC组件的额定电压降低，则此MOV必须更大。在本文的示例中，总线电压位于400 – 600 V范围内，MOV让峰值电压保持在1200 V 以下以应对最糟糕的关闭电流，从而允许使用1200 V的SiC器件。理论上，可以将峰值电压控制在1500 – 1700 V的成本较低的MOV可能要求使用1700 V器件，而这会让SiC解决方案的成本提高接近一倍。换言之，SiC的成本和MOV的成本与体积之间存在此消彼长的情况，这种逐渐变化伴随着断路器必须承受的最糟糕的能量。在某些应用中，最终的体积和重量方面的考虑会限制断路器的大小，导致需要额定电压高且更昂贵的SiC断路器。

图12：在图11所示的测试电路中，1200 V双栅极模块在1950 A下测得的关闭瞬态波形。TVS夹钳电压约为900 V。

随着SiC器件采用量的提高，它的成本在迅速降低，市场预测SiC器件的情况时大部分目光都集中在电动车细分市场的可能增长上。预计未来几年内，产量驱动的效率会将SiC晶圆的成本降低一半。预测中的SiC JFET技术的提升将会稳步降低RDSA，还将与产量带来的效率一起将成本降到新低。图13中显示了这些因素以及预测的SiC收入增长（来源：IHS Markit）。当前的大部分预测没有计入大规模采用固态断路器会带来的影响，这大概是由于固态断路器与机电断路器的成本差异造成的。如果确实所有电池电量都要经过固态断路器，则仅电动车中采用的固态断路器就会让预测的市场规模翻倍。如果将这种逻辑推广到第三节中讨论的其他应用领域，则即使生产和使用的直流电中只有一小部分经过固态断路器和控制器，市场潜力也会是图13预想中的几倍。

图13：预测的SiC收入增长，SiC晶圆成本的演变和技术进步（RDSA降低）。固态断路器可能会在二十一世纪二十年代的后五年内让SiC市场翻倍。

结论

使用600 – 1200 V级半导体的固态断路器可能正在接近其采用量的引爆点。鉴于SiC器件可以提供的低RDSA，它们格外适合这个电压级，且事实表明，基于SiC JFET的解决方案在这方面表现出色。电动车和其他应用领域的SiC整体市场的增长正在形成一个良性循环，促使成本降低。技术进步正在迅速降低SiC FET的RDSA，而且这种趋势还会在未来几年内继续发展，使得RDSA再降低二分之一到三分之二。这些不断自我强化的趋势将推动固态断路器的成本效益的提高以及后续采用。对断路器的所有系统级优势的了解和探索固态、这些器件提供的有助于监视降级情况的度量方法的能力，以及工业4.0现在显现出来的趋势都表明，固态电路保护领域即将发生重大变革。

本文转载自： UnitedSiC